本文旨在探討一種基于可編程邏輯器件EPM7128與數(shù)字信號處理器TMS320C32為核心控制單元的3相雙繞組感應(yīng)發(fā)電機系統(tǒng)設(shè)計方案及其配套軟件開發(fā)流程。該系統(tǒng)設(shè)計融合了硬件邏輯控制與高速數(shù)字信號處理能力，旨在實現(xiàn)對雙繞組感應(yīng)發(fā)電機的高效、穩(wěn)定與智能化控制。

一、系統(tǒng)總體架構(gòu)設(shè)計

系統(tǒng)的核心硬件架構(gòu)由兩大模塊構(gòu)成：以ALTERA公司的EPM7128 CPLD構(gòu)成的邏輯控制與接口模塊，以及以TI公司的TMS320C32 DSP構(gòu)成的核心算法處理模塊。EPM7128負(fù)責(zé)完成系統(tǒng)的外圍邏輯控制，包括PWM信號生成、開關(guān)狀態(tài)監(jiān)測、保護信號鎖存以及與其他外設(shè)（如ADC、編碼器）的接口管理。其高度集成的可編程特性，使得系統(tǒng)邏輯設(shè)計靈活，易于修改和擴展。TMS320C32作為主控制器，憑借其強大的浮點運算能力和高速處理性能，負(fù)責(zé)執(zhí)行核心控制算法，如磁場定向控制（FOC）、最大功率點跟蹤（MPPT）、雙繞組解耦控制及系統(tǒng)狀態(tài)監(jiān)控等。兩芯片通過高速數(shù)據(jù)總線與中斷機制進行協(xié)同工作，構(gòu)成了一個高效、可靠的控制系統(tǒng)硬件平臺。

3相雙繞組感應(yīng)發(fā)電機本身具有兩套獨立的定子繞組，能夠?qū)崿F(xiàn)功率分流或提供不同電壓等級的輸出，提高了系統(tǒng)的靈活性和可靠性。系統(tǒng)設(shè)計需包含電壓、電流采樣電路，IGBT或MOSFET驅(qū)動電路，轉(zhuǎn)速/位置檢測接口以及必要的人機交互與通信接口。

二、硬件電路關(guān)鍵設(shè)計

1. 功率與驅(qū)動電路：設(shè)計針對雙繞組結(jié)構(gòu)的獨立逆變器或復(fù)合變流拓?fù)洌_保兩套繞組能夠被獨立或協(xié)調(diào)控制。驅(qū)動電路需保證足夠的隔離與驅(qū)動能力。
2. 信號采樣與調(diào)理：采用高精度霍爾傳感器或分流電阻對發(fā)電機輸出的三相電壓、電流進行實時采樣，信號經(jīng)調(diào)理后送入ADC。EPM7128可負(fù)責(zé)ADC的觸發(fā)與控制邏輯。
3. 核心芯片互聯(lián)：TMS320C32通過外部存儲器接口（EMIF）或主機接口（HPI）與EPM7128進行數(shù)據(jù)交換。EPM7128可將處理好的開關(guān)狀態(tài)、故障標(biāo)志等狀態(tài)信息映射為DSP可訪問的存儲器或寄存器，同時響應(yīng)DSP發(fā)出的控制命令。

三、軟件開發(fā)流程與核心算法實現(xiàn)

軟件開發(fā)采用分層、模塊化的設(shè)計思想，主要分為DSP側(cè)核心算法軟件和CPLD側(cè)邏輯控制軟件兩部分。

1. TMS320C32 DSP軟件開發(fā)：

• 開發(fā)環(huán)境：使用TI的CCS（Code Composer Studio）或類似工具，采用C語言與匯編語言混合編程。

• 系統(tǒng)初始化：配置DSP的系統(tǒng)時鐘、中斷向量表、EMIF接口參數(shù)以及外設(shè)（如定時器、串口）。

- 核心控制算法：實現(xiàn)基于轉(zhuǎn)子磁場定向的矢量控制算法。軟件流程包括：
a) 數(shù)據(jù)采集：通過中斷觸發(fā)讀取ADC轉(zhuǎn)換后的電壓電流數(shù)據(jù)。
b) 坐標(biāo)變換：完成Clarke和Park變換，將三相靜止坐標(biāo)系下的量轉(zhuǎn)換到同步旋轉(zhuǎn)d-q坐標(biāo)系。
c) 雙繞組解耦控制：設(shè)計獨立的電流調(diào)節(jié)器（通常為PI控制器）分別控制兩套繞組的d軸（勵磁）和q軸（轉(zhuǎn)矩）電流，實現(xiàn)解耦控制和功率分配。
d) 反Park變換與SVPWM生成：將控制輸出的d-q電壓反變換回兩相靜止坐標(biāo)系，并生成空間矢量脈寬調(diào)制（SVPWM）的占空比指令，通過特定接口發(fā)送給EPM7128。

• 輔助功能模塊：集成MPPT算法（適用于風(fēng)力或水力等原動機）、軟啟動邏輯、故障診斷與保護程序（如過壓、過流、缺相保護）。

1. EPM7128 CPLD邏輯開發(fā)：

• 開發(fā)環(huán)境：使用ALTERA的MAX+PLUS II或Quartus II，采用VHDL或Verilog硬件描述語言。

- 邏輯功能實現(xiàn)：
a) PWM信號發(fā)生器：接收DSP發(fā)來的SVPWM占空比指令，生成具有死區(qū)時間的互補PWM波，直接驅(qū)動功率開關(guān)器件。
b) 接口管理邏輯：模擬ADC的讀寫時序，管理編碼器脈沖計數(shù)，處理按鍵和顯示信號。
c) 保護鎖存邏輯：實時監(jiān)測硬件故障信號（如過流、過熱），一旦觸發(fā)立即鎖存并關(guān)閉所有PWM輸出，同時向DSP發(fā)送高級別中斷。
d) 通信接口邏輯：實現(xiàn)與DSP之間的雙向數(shù)據(jù)緩沖與協(xié)議解析。

四、系統(tǒng)集成與調(diào)試

軟硬件開發(fā)完成后，需進行聯(lián)合調(diào)試。首先利用仿真器對DSP和CPLD的程序進行單獨調(diào)試與功能驗證。然后進行硬件在環(huán)（HIL）測試，逐步驗證信號采樣、PWM生成、保護電路等功能的正確性。連接3相雙繞組感應(yīng)發(fā)電機進行空載和帶載實驗，整定控制參數(shù)，優(yōu)化系統(tǒng)動態(tài)響應(yīng)和穩(wěn)態(tài)性能。

結(jié)論：基于EPM7128和TMS320C32的協(xié)同設(shè)計方案，充分發(fā)揮了CPLD靈活高效的硬件邏輯處理能力和DSP強大的復(fù)雜算法運算能力，為3相雙繞組感應(yīng)發(fā)電機提供了一個高性能、高可靠性的數(shù)字控制平臺。模塊化的軟件開發(fā)方法提高了代碼的可維護性和可移植性，使得該系統(tǒng)能夠適應(yīng)不同功率等級和運行工況的要求，在新能源發(fā)電、船舶電力推進等領(lǐng)域具有廣泛的應(yīng)用前景。